重庆DDR测试眼图测量
信号上升时间与下降时间
一般测量上升及下降时间是以眼图占20%～80%的部分为主，其中上升时间如下图，分别以左侧交叉点左侧(20%)至右侧(80%)两块水平区间作此传递信号上升斜率时间之换算，计算公式如下：
上升时间=平均（80%时间位准）-平均（20%时间位准）
由于时间位准20%及80%是与信号位准1 及0 有着相关性的。当然，如果上升时间愈短，即愈能表现出眼图中间的白块，即可传递的信号及容忍误码比率较好。
Q因子（QFactor）
Q因子是用于测量眼图信噪比的参数，它的定义是接收机在比较好判决门限下信号功率和噪声功率的比值，可适用于各种信号格式和速率的数字信号，其计算公式如下：其中，“1”电平的平均值topP与“0”电平的平均值baseP的差为眼幅度，“1”信号噪声有效值1s与“0”信号噪声有效值0s之和为信号噪声有效值。Q因子综合反映眼图的质量问题。Q因子越高，眼图的质量就越好，信噪比就越高。Q因子一般受噪声、光功率、电信号是否从始端到终端阻抗匹配等因素影响。一般来说，眼图中1电平的这条线越细、越平滑，Q因子越高。在不加光衰减的情况下，发送侧光眼图的Q因子不应该小于12，接收测的Q因子不应该小于6 眼图测试中的时钟恢复；重庆DDR测试眼图测量
眼图能用来做什么？
眼图中包含了丰富的信息，通过眼图可以观察码间串扰和噪声的影响，了解数字信号整体的特征，从而评估系统优劣程度。因此，眼图分析是高速互连系统信号完整性分析的。工程师经常根据眼图对接收滤波器的特性加以调整，以减小码间串扰，改善系统的传输性能。
眼图的形成
对于数字信号，其高电平与低电平的变化可以有多种序列组合。以3个bit为例，有000~111共8种组合。在时域上将足够多的上述序列按某一个基准点对齐，然后将其波形叠加起来，就形成了眼图。 校准眼图测量USB测试眼图测量行程原理方法；
目前，对于时钟恢复的方法，大多数用到的是基于锁相环的时钟恢复方法。锁相环包括鉴相器（phase detector）、环路滤波器（loop filter）、压控振荡器（voltage controlled oscillator，简称VCO）三个基本部分组成，
总体而言，锁相环对于时钟恢复的重要性可以体现在以下几个方面：
（1）完全集成的，并且不需要外部的参考时钟信号
（2）确保时钟信号与数据同步
（3）对时钟信号提供监视功能，当锁相环失锁时提供警报
（4）优化误码率——调整关于数据信号的时钟相位
眼图位置的选择：当数字信号进行波形或者比特叠加后，形成的不只是一个眼图，而是一个个连续的眼图。如果叠加的波形或者比特数量足够，这些眼图都是很相似的，因此可以对其中任何一个眼图进行测量。下图显示的是叠加形成的多个连续的眼图，可以看到每个眼图都是很相似的。通常情况下，为了测量的方便，一般会调整时基刻度使得屏幕上只显示一个完整的眼图。
另外要注意的一点是，在眼图测量时被测件只有发出尽可能随机的数据流才能形成真实的眼图，如果数据流里的数据是长0、长1、时钟码型或者其它一些规则的码型，有可能形不成眼图或者形成的眼图不全。下图就是一个不完整的眼图，数据流里面缺少了长0的码型。 眼图的关键参数，眼幅度和眼高度；
占空比失真的定义
占空比失真为在中间域值处的眼图的下降沿和上升沿之间的时间量度，测量使用启用色 度余辉功能时创建的数据库。如果下降沿和上升沿准确地在中间阈值处交叉，则没有占空比 失真。在Define Measure菜单中设置中间阈值，默认值为50%。通过交叉点和中间域值的直 方图分析来测量占空比失真。
占空比失真可以按两种格式表示：时间或百分数。以时间格式表示时，应计算在中间阈 值处的下降沿中点与上升沿中点间的实际时间差；以百分数格式表示时，以占整个位宽的百 分数来计算时间差。 眼图测试对仪器的要求；DDR测试眼图测量联系人
眼图形成理论研究（关于眼图的原理、基础及测量)；重庆DDR测试眼图测量
二进制信号传输时的眼图只有一只“眼睛”，当传输三元码时，会显示两只“眼睛”。眼图是由各段码元波形叠加而成的，眼图的垂直线表示比较好抽样时刻，位于两峰值中间的水平线是判决门限电平。在间串扰和噪声的理想情况下，波形无失真，每个码元将重叠在一起，终在示波器上看到的是迹线又细又清晰的“眼睛”，“眼”开启得比较大。当有码间串扰时，波形失真，码元不完全重合，眼图的迹线就会不清晰，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小了，因此，“眼”张开的大小表示了失真的程度，反映了码间串扰的强弱。由此可知，眼图能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。通常眼图可以用下图所示的图形来描述，由此图可以看出：重庆DDR测试眼图测量
上一篇： 电气性能测试以太网测试价目表
下一篇： PCI-E测试DDR一致性测试测试流程